

Экзаменационные вопросы

2025-2026 учебный год

для студентов всех форм обучения

Требования для успешной сдачи экзамена:

- формат экзамена: смешанный
- сопроводительный материал, который будет предоставлен:
 - микроархитектуры CPU, GPU, NPU, ...
- билет включает 4 вопроса (2 теоретических, 2 практических):
 - общетеоретический по организации работы процессора
 - вопрос по микроархитектуре CPU, GPU, NPU, ...
 - решение задачи с применением технологии CUDA
 - решение задачи по алгоритму Томасуло или ССП
- ответ на минимальную оценку:
 - ответ на 3 вопроса
 - для задач по CUDA: представленное решение засчитывается ТОЛЬКО ПРИ УСЛОВИИ, что код учитывает правильную адресацию в памяти (механизм транзакций), дивергенцию потоков

Вопрос 1 билета:

1. Архитектура, микроархитектура: отличия, примеры
2. Производительность процессора: понятие “производительность”, способы измерения, единицы измерения
3. Классификация архитектур (CISC, RISC, VLIW, EPIC)
4. Классификация архитектур (x86, x86-64, Power, ARM, IA64, RISC-V, MIPS, Alpha, ...)
5. Кодирование инструкций на примере MIPS и x86
6. Типы инструкций. Примеры
7. Арифметические инструкции. Инструкции вещественного сопроцессора
8. Регистровый файл. Разновидности регистрового файла, их отличительные особенности
9. Организация памяти. Устройство управления памятью (MMU)

10. Виртуальная память. TLB
11. Кэш: алгоритм выбора строки жертвы, запись данных в кэш, обработка кэш промаха при записи
12. Кэш: классификация. Пространственная и временная локальность
13. Кэш: логическая организация, ассоциативность. Поиск данных в кэше
14. Кэш: протоколы когерентности
15. Кэш: способы оптимизации ПО, prefetching
16. Векторные архитектуры. Примеры
17. Векторизация. Векторные инструкции. Развертка циклов
18. SIMD-инструкции. Примеры
19. Конвейер. Характеристики конвейера. Конвейер инструкций
20. Предсказание переходов. Локальный предсказатель
21. Конфликты исполнения инструкций на конвейере. Типы конфликтов
22. Конфликт по управлению, способы устранения, слот ожидания
23. Статическое и динамическое планирование инструкций на примере VLIW архитектуры
24. Механизмы ускорения выборки инструкций (внеочередное исполнение инструкций, переименование регистров, технологии микро- и макро-fusion)
25. Спекуляция. Спекулятивный суперскалярный процессор. Основные этапы исполнения инструкций
26. Алгоритм Томасуло. Планирование инструкций
27. Алгоритм Томасуло. Состав процессора. Этапы исполнения инструкций
28. Спекулятивный суперскалярный процессор
29. EPIC. Механизмы поддержки спекуляции
30. EPIC. Пакет инструкций – способ явного задания параллелизма уровня команд
31. Технология OpenMP

Вопрос 2 билета:

32. Микроархитектура Intel Knights Landing и ее наследники
33. Микроархитектура Intel Knights Mill
34. Микроархитектура Intel Sunny Cove

- 35.Микроархитектура Intel Xe HPC (поколение Alchemist)
- 36.Микроархитектуры Intel Nehalem и Westmere
- 37.Микроархитектуры Intel Sandy Bridge и Ivy Bridge
- 38.Микроархитектуры Intel Haswell и Broadwell
- 39.Микроархитектуры Intel Skylake и его наследники
- 40.Микроархитектура Intel Alder Lake
- 41.Микроархитектура AMD Zen
- 42.Микроархитектура AMD Zen 2 и наследников
- 43.Микроархитектура семейства видеокарт AMD Radeon 300
- 44.Микроархитектура семейства видеокарт AMD Radeon 400
- 45.Микроархитектура семейства видеокарт AMD Radeon 500
- 46.Микроархитектура семейства видеокарт AMD Radeon 500
- 47.Микроархитектура семейства видеокарт AMD Radeon RX Vega
- 48.Микроархитектура семейства видеокарт AMD Radeon RX 5000
- 49.Микроархитектура семейства видеокарт AMD Radeon RX 6000
- 50.Микроархитектура семейства видеокарт AMD Radeon RX 7000
- 51.Микроархитектура IBM Power8
- 52.Микроархитектура IBM Power9
- 53.Микроархитектура IBM Power10
- 54.Микроархитектура IBM Power11
- 55.Микроархитектура NVIDIA Maxwell
- 56.Микроархитектура NVIDIA Pascal
- 57.Микроархитектура NVIDIA Turing
- 58.Микроархитектура NVIDIA Ampere
- 59.Микроархитектура NVIDIA Hopper
- 60.Микроархитектура NVIDIA Ada Lovelace
- 61.Микроархитектура NVIDIA Volta

Вопрос 3 билета:

- 62.Технология CUDA: алгоритм вычисления гистограммы (тип данных – float). Преимущества и недостатки представленной реализации
- 63.Технология CUDA: алгоритм операции инклюзивного scan (ограничения: размер матрицы – $M \times N$, тип данных – int, операция применяется к каждой строке независимо). Преимущества и недостатки представленной реализации
- 64.Технология CUDA: алгоритм операции эксклюзивного scan (ограничения: размер матрицы – $M \times N$, тип данных – int, операция

применяется к каждой строке независимо). Преимущества и недостатки представленной реализации

65. Технология CUDA: алгоритм преобразования цветного изображения в оттенки серого (структура в памяти – RGBRGBRGB..., тип данных – ushort, формула преобразования – среднее арифметическое). Преимущества и недостатки представленной реализации
66. Технология CUDA: алгоритм преобразования цветного изображения в оттенки серого (структура в памяти – RGBRGBRGB..., тип данных – uchar, формула преобразования – среднее арифметическое). Преимущества и недостатки представленной реализации
67. Технология CUDA: алгоритм редукции (ограничения: размер матрицы – $M \times N$, тип данных – int, операция применяется к каждой строке независимо). Преимущества и недостатки представленной реализации
68. Технология CUDA: алгоритм свертки. Преимущества и недостатки представленной реализации
69. Технология CUDA: асинхронное и синхронное копирование в CUDA на примере суммирования двух векторов. Pinned память. Способы выделения
70. Технология CUDA: задание ядра, потоки и блоки потоков ядра для операции инклюзивного scan
71. Технология CUDA: задание ядра, формирование потоков и блока потоков ядра, структура вызова ядра на примере эксклюзивного scan
72. Технология CUDA: задание ядра, формирование потоков и блока потоков ядра, структура вызова ядра на примере операции редукции
73. Технология CUDA: задание ядра, формирование потоков и блока потоков ядра, структура вызова ядра на примере преобразования цветного изображения в оттенки серого
74. Технология CUDA: механизм транзакций в CUDA, примеры корректного и некорректного обращения в память на примере чтения цветного изображения. Вычислить число транзакций для представленных примеров
75. Технология CUDA: понятие occupancy, зависимость от аппаратных блоков, пример расчета
76. Технология CUDA: пример организации конфликта по банкам в разделяемой памяти на примере чтения цветного изображения

- 77.Технология CUDA: пример правильной инициализации матрицы $M \times N$ для последующего применения в ядре на GPU. Преимущества и недостатки представленной реализации
- 78.Технология CUDA: синхронизация потоков, дивергенция потоков, операция перестановки между потоками (shuffles) на примере ядра эксклюзивного scan
- 79.Технология CUDA: синхронизация потоков, дивергенция потоков, операция перестановки между потоками (shuffles) на примере ядра инклюзивного scan
- 80.Технология CUDA: синхронизация потоков, дивергенция потоков, операция перестановки между потоками (shuffles) на примере ядра редукции
- 81.Технология CUDA: создание, инициализация и синхронизация CUDA Stream на примере суммирования двух матриц
- 82.Технология CUDA: структура ядра и адресация на примере ядра инклюзивного scan (тип данных, передаваемый в ядро, – int, фактический тип данных – char)
- 83.Технология CUDA: структура ядра и адресация на примере ядра преобразования цветного изображения в оттенки серого (тип данных, передаваемый в ядро, – int, фактический тип данных – char)
- 84.Технология CUDA: структура ядра и адресация на примере ядра эксклюзивного scan (тип данных, передаваемый в ядро, – int, фактический тип данных – char)
- 85.Технология CUDA: типы памяти в CUDA, примеры создания и организации доступа на примере операции свертки
- 86.Технология CUDA: формирование потоков и блока потоков, вычисление смещения в ядре (тип данных – char, 1 поток обрабатывает 2x6 элементов типа int)
- 87.Технология CUDA: формирование потоков и блока потоков, вычисление смещения в ядре (тип данных – short, 1 поток обрабатывает 2x6 элементов типа short)
- 88.Технология CUDA: формирование потоков и блока потоков, вычисление смещения в ядре (тип данных – short, 1 поток обрабатывает 3x1 элементов типа short)
- 89.Технология CUDA: формирование потоков и блока потоков, вычисление смещения в ядре (тип данных – char, 1 поток обрабатывает 4x6 элементов типа int)

- 90.Технология CUDA: формирование потоков и блока потоков, вычисление смещения в ядре (тип данных – short, 1 поток обрабатывает 2x6 элементов типа short)
- 91.Технология CUDA: формирование потоков и блока потоков, вычисление смещения в ядре (тип данных – int, 1 поток обрабатывает 1x1 элемент типа int)
- 92.Технология CUDA: формирование потоков и блока потоков, вычисление смещения в ядре (тип данных – short, 1 поток обрабатывает 3x3 элементов типа int)

Вопрос 4 билета:

Пример задач:

- рассчитать, какая инструкция на каком такте будет выполняться для заданного выражения
 - пример выражения: $C = 3A - 4B + 5$
 - дано для алгоритма Томасуло:

Доступные инструкции	RS	T	L
add/sub	1	1	1
mul	1	1	1
ld/st	1	1	1

- дано для алгоритма спекулятивного суперскалярного процессора
 - информация, аналогичная алгоритму Томасуло

- дополнительные сведения: $ROB = 8$, $plan = 2$, $retain = 2$